`timescale 1ns / 1ps module bloques1(existencia1,existencia2,existencia3, poscaja1x,poscaja1y, poscaja2x,poscaja2y, poscaja3x, poscaja3y,clk2, poscaja4x,poscaja4y,existencia4, poscaja5x,poscaja5y,existencia5, poscaja6x,poscaja6y,existencia6 ); // input clk; input clk2; //caja numero1 input existencia1; output reg [9:0] poscaja1x;//=30; output reg [9:0] poscaja1y;//=30; //caja numero2 input existencia2; output reg [9:0] poscaja2x;//=160; output reg [9:0] poscaja2y;//=30; //caja numero3 input existencia3; output reg [9:0] poscaja3x;//=290; output reg [9:0] poscaja3y;//=30; //caja numero4 input existencia4; output reg [9:0] poscaja4x;//50 output reg [9:0] poscaja4y;//130 //caja numero5 input existencia5; output reg [9:0] poscaja5x;//180 output reg [9:0] poscaja5y;//130 //caja numero6 input existencia6; output reg [9:0] poscaja6x;//310 output reg [9:0] poscaja6y;//130 always @(posedge clk2 )begin poscaja1x=31; poscaja1y=31; poscaja2x=161; poscaja2y=31; poscaja3x=291; poscaja3y=31; poscaja4x=90; poscaja4y=131; poscaja5x=220; poscaja5y=131; poscaja5x=350; poscaja5y=131; if(existencia1==1)begin poscaja1x=700; poscaja1y=700; end else begin poscaja1x=poscaja1x; poscaja1y=poscaja1x; end if(existencia2==1)begin poscaja2x=700; poscaja2y=700; end else begin poscaja2x=poscaja2x; poscaja2y=poscaja2y; end if(existencia3==1)begin poscaja3x=700; poscaja3y=700; end else begin poscaja3x=poscaja3x; poscaja3y=poscaja3y; end if(existencia4==1)begin poscaja4x=700; poscaja4y=700; end else begin poscaja4x=poscaja4x; poscaja4y=poscaja4y; end if(existencia5==1)begin poscaja5x=700; poscaja5y=700; end else begin poscaja5x=poscaja5x; poscaja5y=poscaja5y; end if(existencia6==1)begin poscaja6x=700; poscaja6y=700; end else begin poscaja6x=poscaja6x; poscaja6y=poscaja6y; end end endmodule